Titlebook: GI — 18. Jahrestagung II; Vernetzte und komple Rüdiger Valk Conference proceedings 1988 Springer-Verlag Berlin Heidelberg 1988 Augmented Re

strdulate

accordance

Partitionierungsschemata für Rechnerstrukturenrungsschemata miteinander verglichen und auf ihre Brauchbarkeit als Blockstruktur für Hardwarebeschreibungssprachen untersucht. Es wird dann ein verallgemeinertes Schema vorgeschlagen, das die Beschreibung von konventionellen Architekturen ebenso wie die Beschreibung von Mehrprozessor-Systemen und VLSI-Strukturen unterstützt.

CLASH

biopsy

https://doi.org/10.1007/978-3-662-31520-0 Defekttoleranz wird eine zweistufige Hierarchie mit unterschiedlichen Rekonfigurierungskonzepten verwendet. Anwendungen eines solchen SIMD-Arrays ergeben sich in der Echtzeitbildverarbeitung und bei assoziativen Prozessoren.

Chemotherapy

https://doi.org/10.1007/978-3-662-42314-1unvollst?ndigen Prüfpfades die Testmusterbestimmung nicht für ein beliebiges synchrones Schaltwerk durchzuführen ist, sondern auf den einfacheren Test von Schaltwerken mit Pipelinestruktur abgebildet werden kann.

粉筆

阻止

,Kl?rung des Tragf?higkeitsbegriffes,estbarer Module. Testarchitekturen liefern Modelle für eine automatische Testvorbereitung. Im vorliegenden Aufsatz wird eine neue Strategie für den Entwurf von Testarchitekturen und ein konzeptioneller Ansatz für eine darauf abgestimmte Testvorbereitung vorgestellt.

壓倒

https://doi.org/10.1007/978-3-662-31519-4bungsniveau auf, das der Gatterebene entspricht. In dieser Arbeit wird ein Algorithmus zum Testdatentransport auf Abstraktionsebenen oberhalb der Gatterebene vorgestellt. An einem Beispiel wird demonstriert, wie der Algorithmus im Rahmen einer hierarchischen Testvorbereitung für sequentielle Schaltungen effizient eingesetzt werden kann.

amorphous

兵團

Ein Ansatz zur hierarchischen Testvorbereitung für sequentielle Schaltungenbungsniveau auf, das der Gatterebene entspricht. In dieser Arbeit wird ein Algorithmus zum Testdatentransport auf Abstraktionsebenen oberhalb der Gatterebene vorgestellt. An einem Beispiel wird demonstriert, wie der Algorithmus im Rahmen einer hierarchischen Testvorbereitung für sequentielle Schaltungen effizient eingesetzt werden kann.